Learning, designing and using RISC-V: sharing Italian experience.
[The event is in Italian language.]
Se sei un appassionato di tecnologia RISC-V questa è la tua opportunità per approfondire alcune attività in corso in Italia.
Il nostro obiettivo è connettere le esperienze e le iniziative legate a RISC-V in Italia, fornendo una piattaforma di condivisione e apprendimento per tutti gli interessati.
Friday, February 16, 2024
1:30 PM – 3:50 PM (UTC)
| 1:30 PM | Introduzione - Saluto di benvenuto |
| 1:35 PM | Learning RISCV - Toolchain RISC-V da zero: ACSE 2 |
| 1:50 PM | Learning RISCV - MOOC su RISCV per EUMaster4HPC |
| 2:05 PM | Designing RISCV - Progettare un SoC RISC-V con il processore NOEL-V e la libreria IP GRLIB |
| 2:20 PM | Designing RISCV - Virtualizzazione per RISCV |
| 2:35 PM | Designing RISCV - Verifica di processori RISCV |
| 2:50 PM | Designing RISCV - RISCV Hardware security |
| 3:05 PM | Using RISCV - HUSTLE: A Hardware Unit for Self-Test-Libraries Efficient Execution implemented in a RISC-V Superscalar Out-of-Order CPU |
| 3:20 PM | Conclusioni |
Politecnico di Milano
Associate Professor
Politecnico di Milano
Associate Professor
Lead Organizer
Contact Us
