[The event is in Italian language.] Se sei un appassionato di tecnologia RISC-V questa è la tua opportunità per approfondire alcune attività in corso in Italia. Il nostro obiettivo è connettere le esperienze e le iniziative legate a RISC-V in Italia, fornendo una piattaforma di condivisione e apprendimento per tutti gli interessati.
Friday, February 16, 2024
1:30 PM – 3:50 PM UTC
| Introduzione - Saluto di benvenuto |
| Learning RISCV - Toolchain RISC-V da zero: ACSE 2 |
| Learning RISCV - MOOC su RISCV per EUMaster4HPC |
| Designing RISCV - Progettare un SoC RISC-V con il processore NOEL-V e la libreria IP GRLIB |
| Designing RISCV - Virtualizzazione per RISCV |
| Designing RISCV - Verifica di processori RISCV |
| Designing RISCV - RISCV Hardware security |
| Using RISCV - HUSTLE: A Hardware Unit for Self-Test-Libraries Efficient Execution implemented in a RISC-V Superscalar Out-of-Order CPU |
| Conclusioni |
Politecnico di Milano
Associate Professor
Politecnico di Milano
Associate Professor
RISC-V Ambassador
